ちょっと、そこ！ CMOS 発振器のサプライヤーとして、私はかなり長い間、これらの気の利いた小型デバイスの隅々まで扱ってきました。 CMOS 発振器の世界で最も一般的な悩みの 1 つは、位相ノイズと周波数調整範囲の間のスイート スポットを見つけることです。それは、シーソーの両端に数人のやんちゃな子供を乗せてバランスをとろうとするようなものです。難しいですが、間違いなく実行可能です。
まず、位相ノイズと周波数調整範囲が実際に何を意味するのかを詳しく見てみましょう。位相ノイズは基本的に、発振器の出力信号の位相のランダムな変動です。これをラジオ局の静音と考えてください。位相ノイズが低いほど、信号はよりクリーンで安定します。逆に言えば、周波数調整範囲は、発振器の出力周波数をどの程度調整できるかということです。これはラジオのチャンネルを変更できるのと似ています。チューニング範囲が広いほど、より柔軟になります。
さて、ここに落とし穴があります。一方を改善すると、もう一方が犠牲になることがよくあります。位相ノイズを低減したい場合は、周波数調整範囲を制限する必要がある場合があります。また、より広い同調範囲が必要な場合は、位相ノイズが増加する可能性があります。では、このトレードオフを最適化するにはどうすればよいでしょうか?
1. 回路トポロジの選択
トレードオフを最適化するための最初のステップは、適切な回路トポロジを選択することです。 CMOS 発振器のトポロジにはいくつかの種類があり、位相ノイズと周波数調整範囲に関してはそれぞれに独自の長所と短所があります。
たとえば、コルピッツ発振器は、位相ノイズが比較的低いことで知られています。容量性分圧器を使用して発振に必要なフィードバックを提供することで機能します。ただし、周波数調整範囲は少し制限される場合があります。一方、リングオシレーターは広い周波数調整範囲を提供します。奇数個のインバータをループ状に接続したものです。ただし、ここでのトレードオフは、通常、コルピッツ発振器と比較して位相ノイズが高いことです。
CMOS発振器のサプライヤーとして、当社はさまざまな回路トポロジーに基づいたさまざまな製品を提供しています。私たちをチェックしてくださいDIP-8 ハーフサイズオシレーター 1008、位相ノイズと周波数同調範囲のバランスをとるために、慎重に選択されたトポロジーで設計されています。
2. コンポーネントの選択
CMOS 発振器で使用するコンポーネントも、位相ノイズと周波数調整範囲に大きな影響を与える可能性があります。まずコンデンサとインダクタについて話しましょう。
コンデンサは発振周波数を決定する上で重要な役割を果たします。等価直列抵抗 (ESR) が低い高品質のコンデンサは、位相ノイズの低減に役立ちます。また、必要な周波数同調範囲を確実にサポートできるように、慎重に選択する必要があります。インダクタを発振回路に使用する場合、損失が低く、Q 係数が高い必要があります。 Q値の高いインダクタは、発振器の位相ノイズ性能を向上させることができます。
抵抗も重要なコンポーネントです。フィードバックネットワーク内の抵抗の値は、発振周波数と位相ノイズの両方に影響を与える可能性があります。高精度の抵抗を使用すると、安定した出力周波数を維持し、位相ノイズを低減できます。
私たちのクロック発振器 2520は、位相ノイズと周波数同調範囲の間のトレードオフを最適化するために慎重に選択された高品質コンポーネントで構築されています。これらのコンポーネントは信頼できるメーカーから調達されており、最高のパフォーマンスを保証します。
3. 電源設計
電源はCMOS発振器の燃料のようなものです。電源にノイズが多いと、発振回路に不要なノイズが注入され、位相ノイズが増加する可能性があります。これを軽減するには、クリーンで安定した電源を設計する必要があります。
これを行う 1 つの方法は、デカップリング コンデンサを使用することです。これらのコンデンサは電源と発振回路の間のバッファとして機能し、高周波ノイズを除去します。これらのデカップリング コンデンサの配置も重要です。アンテナとして機能してノイズを拾う可能性がある配線の長さを最小限に抑えるために、発振器の電源ピンのできるだけ近くに配線を配置する必要があります。
もう 1 つのアプローチは、低ドロップアウト (LDO) レギュレーターを使用することです。 LDO レギュレータは、低リップルで安定した出力電圧を提供できます。これは、発振器の位相ノイズを低減するために不可欠です。
私たちの高周波数プログラマブル XO 3225は、良好な周波数同調範囲を維持しながら、位相ノイズに対する電源ノイズの影響を最小限に抑えるために、よく考えられた電源設計で設計されています。
4. レイアウトに関する考慮事項
プリント基板 (PCB) 上の CMOS 発振器の物理的なレイアウトも、位相ノイズと周波数調整範囲に大きな影響を与える可能性があります。
まず、トレースの長さを最小限に抑える必要があります。長い配線はアンテナとして機能し、電磁干渉 (EMI) を拾い、位相ノイズが増加する可能性があります。特にフィードバック ネットワークなどの発振回路の敏感な部分では、トレースをできるだけ短く直接的にしてください。
次に、適切な接地が不可欠です。適切なグランドプレーンは、EMIの影響を軽減し、発振回路に安定した基準を提供するのに役立ちます。すべてのコンポーネントが適切に接地されていることを確認し、回路にノイズを導入する可能性があるグランド ループを避けてください。
最後に、回路のアナログ部分とデジタル部分を分離します。デジタル信号は大量のノイズを生成する可能性があり、アナログ発振回路から適切に分離されていない場合、位相ノイズが増加する可能性があります。グランドプレーンやガードトレースなどの絶縁技術を使用して、アナログ部分とデジタル部分を絶縁します。
5. 校正とテスト
CMOS 発振器の設計と製造が完了したら、位相ノイズと周波数調整範囲の間のトレードオフを最適化するための校正とテストが重要な手順になります。
キャリブレーションを使用すると、発振器の周波数を希望の値に微調整できます。これにより、出力周波数の精度が向上し、位相ノイズが低減されます。発振回路のコンデンサや抵抗の値をトリミングするなど、いくつかの校正手法が利用できます。
発振器が希望の仕様を満たしていることを確認するためにもテストが不可欠です。高精度のテスト機器を使用して、位相ノイズと周波数調整範囲を測定します。発振器が仕様を満たしていない場合は、回路設計、部品値、またはレイアウトを調整できます。
サプライヤーとして、当社はすべての CMOS 発振器に対して厳格な校正およびテストのプロセスを実施しています。これにより、お客様は位相ノイズと周波数同調範囲の間で可能な限り最良のトレードオフを提供する高品質の製品を確実に入手できるようになります。
結論
CMOS 発振器における位相ノイズと周波数調整範囲の間のトレードオフを最適化することは、複雑ではありますが、達成可能なタスクです。回路トポロジー、コンポーネント、電源設計、レイアウトを慎重に選択し、適切なキャリブレーションとテストを実行することで、これら 2 つの重要なパラメーターの間で適切なバランスをとることができます。
位相ノイズと周波数同調範囲の間で最適化されたトレードオフを提供する高品質 CMOS 発振器を市場にお持ちの場合は、ぜひご意見をお待ちしております。小規模プロジェクトに取り組んでいる場合でも、大規模な産業アプリケーションに取り組んでいる場合でも、当社の専門家チームがお客様のニーズに合った適切なソリューションを見つけるお手伝いをいたします。調達についての話し合いを開始し、プロジェクトを次のレベルに引き上げるには、今すぐお問い合わせください。
参考文献
- ラザヴィ、B. (2017)。アナログCMOS集積回路の設計。マグロウ - ヒル教育。
- リー、TH (2004)。 CMOS 無線周波数集積回路の設計。ケンブリッジ大学出版局。